I2S & 数字输出板(reclock 同轴、平衡输出) - 【Feverhifi 套件发布区】 - 发烧HIFI音响论坛 - Powered by Discuz!
返回列表 回复 发帖

回复 1# 的帖子

田版你好!
我有一台SONY XE700固定光头CD机.想用您的这个I2S & 数字输出板改作转盘用,现有以下问题请教:
1.SONY XE700的时钟晶振为33.8MHZ.这样的话,是否I2S & 数字输出板上的晶振也要改为33.8MHZ?用精度高如10PPM以下的晶振是否会好点?
2.我的DAC7解码器内的晶振也是33.8MHZ.转盘和解码器内的晶振一致应该不会有不能LOCK的情况了吧?
3.您的这个I2S & 数字输出板在广州可有实体店出售.又或者有空板出售..我不在广州但经常到广州办事,如果有实体店较方便.
您好
1. 是要使用33.8688的晶震,使用高精度的时钟会更好。
2.  如果是使用S/PDIF传输接收的,因S/PDIF有标准的规范,是否lock到信号与转盘及解码的时钟频率无关。
3. 没有实体店的,可以直接与我联系,谢谢!
原帖由 guang 于 2008-3-24 20:08 发表
田版帮看看就是这机,没查到资料
小弟正在用这台机做转盘,机内有2705运是2704唔记得拉,接输出加数字变器就得拉,极之简单
想给一创新X-Fi Elite声卡加I2S接口。卡上用CS4398解码,请问从DAC附近接线处接出BCLK,MCLK,LRCLK,DATA后原DAC要断开吗?

有人知道X-Fi Elite在bit-perfect回放模式下是256fs吗?
不用断开原DAC的,当然,断开可能会更好。
X-Fi Elite 的时钟是多少,我就不太清楚了,有知道的大大吗?
x-fi elite uses a 24.576MHz master clock and a xilinx FPGA as dynamic clock divider controlled by the driver. Just not sure it's using 256fs or 384fs when it's in bit-perfect 16bit 44.1KHz CD play mode.
改了有啥效果?
田兄。我使用的CD是索尼222ES,想做转盘用。你的数字输出板是否可以上呢?其用独立电源效果会好些吗?请回复为盼。
222ES是没有数字输出的,不过此机DSP使用CXD1125,可以找到这片IC后,从27脚取出数字输出信号接到这片板上即可,另外将56脚挑起脚接地。
使用独立电源会比较好的。
田版:
按reclock的跳线改SONY333CD机,一般开机十来分钟后输出不正常.
按unreclock的跳线就没问题.何解?
有此等怪事?reclock与unreclock 都是使用26C31的同一个驱动器输出的,74AHC74也不容易出问题,可以检查一下数字输入引线是否受到干扰了,此线要尽量短,如果不能解决,可找我换一片再试试。

这个主意好!

原帖由 simmconn 于 2008-3-13 01:54 发表
RS-422的数据率低,器件的传输延迟和延迟不均匀性也大。on-semi和NS都有一系列LVDS和LVPECL收发器,其中有些接收器同时兼容两种标准。这些器件为通讯应用设计,很多已经给出了jitter指标(ps级)。更不要说低压的差动 ...
哈哈,Simmconn兄说的这个主意刚好就是我在自己搞的CDpro所使用的结构.....LVDS的确要比普通数字电路好很多...以LVDS器件的匹配程度来说,一致性上要好很多倍,抗干扰性也好,这些总体上对Jitter的引入贡献要小...比SPDIF调制好很多了...

初来乍到...顶贴留名先
原帖由 laokuo 于 2008-5-26 18:12 发表



哈哈,Simmconn兄说的这个主意刚好就是我在自己搞的CDpro所使用的结构.....LVDS的确要比普通数字电路好很多...以LVDS器件的匹配程度来说,一致性上要好很多倍,抗干扰性也好,这些总体上对Jitter的引入贡献要小... ...
强人来了,啊啊。
LVDS器件我已试验过了,确实是不错,在测试中,使用于SPDIF的接受缓冲,波形比26C32漂亮,还有LVDS是3.3V的低压器件,输出电平与DIR9001是绝配,但另一方面,由于是3.3V的低压器件,在实验将I2S信号变换成低压平衡传输信号时,与5V的I2S信号电平不能匹配,直接输入出现很大的波形失真,这应该可以使用74LVCXX器件做中间的电平变换可以解决,这就是我50楼中说喜忧参半的原因,不过由于太忙,而且手上没有74LVC器件,没有再实验。
不知laokuo兄对LVDS的使用情况如何,希望大家多多交流,呵呵。
原帖由 田雨 于 2008-5-25 22:16 发表
有此等怪事?reclock与unreclock 都是使用26C31的同一个驱动器输出的,74AHC74也不容易出问题,可以检查一下数字输入引线是否受到干扰了,此线要尽量短,如果不能解决,可找我换一片再试试。
我在找原因,没办法再换吧.只不过是觉得奇怪.
它可是搞到我的1955DAC头都大了.
不过发烧在结果,也在过程.
原帖由 田雨 于 2008-5-26 18:41 发表

强人来了,啊啊。
LVDS器件我已试验过了,确实是不错,在测试中,使用于SPDIF的接受缓冲,波形比26C32漂亮,还有LVDS是3.3V的低压器件,输出电平与DIR9001是绝配,但另一方面,由于是3.3V的低压器件,在实验将I2S ...
奇怪,昨天注册完登录了一次后就再也怎么登不上来了...都灌不了水了.

近来忙着工作又加上地震的事情,没有怎么去搞那个接口的东西,都仍在角落里了...

关于逻辑电平从5V的TTL到3.3V的LVTTL的问题,这个需要注意一下,要不会把LVDS器件烧坏,我用的是DS90LV031A和DS90LV032A,如果直接接5V数字电平会把IC烧坏,因为LVDS的只是电平有问题,所以从I2S到LVDS之间可以用简单的电阻分压和钳位保护稳压管就已经可以了.而后面的AD1955是可以接收LVDS的LVTTL信号的,问题不大...

如果对信号的性能有所追求,可5V-3.3V的TTL可以用两个三极管来解决或采用专用的缓冲IC,但是,对于数字信号Jitter,是"多只香炉多只鬼"啊....所以做好阻抗匹配比另加一个器件可能会好些...要加的话,就要用高速的...但高速电路之间的不一致性,已经是导致jitter注入的一个重要因素....
登陆时点永久保存就可以了。
5V到3.3V的电平变换方式,laokuo兄提到的几种我也想到,分别说说我的看法:
1.  电阻分压方式,由于I2S输出的各IC,带负载能力各不相同,阻值小了,有可能令到输出幅度严重下跌,而阻值大了,又会使方波的上升沿变得缓慢,很难取得一个平衡点。
2.  电阻+钳位稳压管,由于二极管结电容的影响,同样会使高频方波的上升沿变得缓慢。
3.  使用电平变换器件,应是比较可行的方法,比如74LVC系列,可以接受5V的逻辑电平,延迟时间大约2.5ns,比一般的74VHC系列快很多,对付几十MHz的MCLK信号也绰绰有余,只要PCB布线注意一下,可将插入的影响减到最小。

我使用的是SN65LVDS31/32,最高输入电平是VCC+0.5V,试验时直接送入5V电平的信号,烧坏倒没有,但是波形已严重失真。

对于几种方式的比较

1:根据实际电路的匹配特性,找出一个合适的数值并且有合适的脉冲特性,即可..LVDS对于输入特性的要求不算高...

2: 钳位二极管的选择余地是比较大的,且是必须的,对于一个不同工作电平的系统,可靠性同样是DIY作品必须考虑的一个问题,我们都知道结电容的问题存在,那么我们可以通过寻找较低结电容的管子来对付,目前除了普通的稳压管可以应用但性能不好外,有很多的端口保护器件可以考虑.
当然由于电容的存在可以影响上升速率,但影响应该算是可以接受的范围内的.另外,对于某些情况下,还是可以考虑去掉这个二极管的,前提是必须输入前必须有分压电阻....直接连接5v电平给3.3V输入口是不明智的.

3:对于采用IC或专用缓冲器的方法同样可行,但从功能性角度上看来,所需要的目的是达到了,但解决问题的方法却复杂化了,可能人为地插入一些不必要的失真和延时.

对于以上问题,往往很难说那个很好那个很差,这是一个取舍的问题....对于上升速率的问题,也是引起很多争议的,难道上升沿够陡够快就是好? 我个人认为适可即好,关键还是看各信号之间的同步特性.(也许很多人不会认同这观点都不要紧)
一个问题是,SPDIF是一个被调整后的单一信号,时延对其性能应该是影响不会很大的,但是,对于I2S来讲,它们是几个不同的分离信号....

我们可以大概想一下,我们平常所使用的SPDIF变压器够好吗?它实际能工作的带宽是多少?
就算前面的数字电路做得多么好,但到了变压器这里,带宽大概被压缩到几兆而已甚至低频的基频部分都出现很大的失真,难道这好吗?---但现实世界里,无论是几百元到几十万元的数字音频设备,都几乎是这么使用的.
这不得不让我们思考,我们有必要需要这么高这么垂直的上升沿吗?我们真正需要的是什么呢?



---对此,我相信这样一个问题值得我们大家思考和讨论....欢迎拍砖.
问题需要分两个方面来讨论
一。如果将LVDS器件应用于SPDIF,如laokuo兄说的,SPDIF是一个被调整后的单一信号,不需考虑各信号之间的同步问题,而且SPDIF信号的频率一般也就几MHz,因此,即使传输过程中有延时或波形上升速度缓慢,通过LVDS输入端口的触发特性可很好地适应,基本不会有大的影响。
二。如果作用于I2S传输,则是另一回事了,由于I2S是几个分离的信号,各信号的频率不同,差别是几十甚至几百倍,如果采用钳位二极管,由于结电容的存在必然导致不同频率的信号的时延不同,也即导致上升速率不一致,破坏了I2S各信号的同步特性,这种情况下,影响是很大的,不得不考虑。
对于数字信号的电平变换,方法是多种多样的,插入电平变换器件同样存在其他问题,如何取舍,有时真的很难决定,希望有更多更深入的讨论。

对于以上田兄的观点

我表示认同...

但我本人在平衡这两个应用选择上,我更倾向于不采用电平转换器而直接用电阻器件来实现.

呵呵...有机会大家再细细讨论...,
期待laokuo兄出试验结果,有什么心得多多分享哈。呵呵。
返回列表